PATENT ABSTRACTS OF JAPAN

(11) Publication number:

02-170135

(43)Date of publication of application : 29.06.1990

(51)Int.CI.

G02F 1/136

G09F 9/30 H01L 29/784

(21)Application number: 63-326841

(71)Applicant: NEC CORP

(22)Date of filing:

23.12.1988


(72)Inventor: MORIYAMA HIROAKI


(54) THIN-FILM FIELD EFFECT TYPE TRANSISTOR ELEMENT ARRAY

(57)Abstract:

PURPOSE: To reduce film forming processes by forming gate bus lines of metallic films and forming picture element electrodes, drain and source electrodes of FETs, and the connecting wiring parts of drain bus lines formed in an island shape of transparent conductive films.

CONSTITUTION: The film of chromium is formed on a glass substrate 1 and is patterned to form the chromium gate electrodes 2a, the chromium drain buss lines 3a, and the chromium drain bus lines 5a. An SiNx film 7, an a-Si:H film 8, an n+-a-Si:H film 9 are then laminated by a CVD method, these films are patterned to form the islands of the films 7 to 9 on the electrodes 2a and the bus lines 3a. More specifically, mask patterns (MP) are formed of a photoresist (PR) and the films 7 to 9 of the parts not coated with the PR are removed by dry etching; further, the PR is peeled. The film of ITO is the formed and is patterned by using the MP to form the transparent picture element electrodes 6b, the drain electrodes 4, the source electrodes 14, and the drain bus lines 5b connecting the drain bus lines made in the island shape.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑲ 日本国特許庁(JP)

⑪特許出願公開

® 公開特許公報(A) 平2-170135

@Int. Cl. 5 識別記号 庁内整理番号 ❸公開 平成2年(1990)6月29日 G 02 F 5 0 0 3 3 8 1/136 7370-2H G 09 F 9/30 6422-5C H OI L 29/784 8624-5F H 01 L 29/78 3 1 1 Α 審査請求 未請求 請求項の数 1 (全8頁)

②発明の名称 薄膜電界効果型トランジスタ素子アレイ

②特 願 昭63-326841

20出 願 昭63(1988)12月23日

⑩発 明 者 森 山 浩 明 東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

個代 理 人 弁理士 内 原 晋

明細書

1. 発明の名称

薄膜電界効果型トランジスタ案子アレイ

2. 特許請求の範囲

透光性絶縁基板上にゲートバスラインとドレインとがマトリックス状に形成され、前記ゲートパスラインと前記ドレインパスラインとの各交差部付近に薄膜電界効果型トランジスタが形成され、 各々の前記薄膜電界効果型トランジスタには画素 電極が接続された薄膜電界効果型トランジスタ素 子アレイにおいて、

ゲート電極、前記ゲートパスライン、前配ドレ インパスラインは同一の金属膜で形成され、

前配金属版により形成された前記ドレインパス ラインは前記ゲートパスラインとの各交差部付近 で分離されて島状化され、

透明導電機により、前配画案電極、前配薄膜電 界効果型トランジスタのドレイン、ソース電極、 及び前配島状化された各ドレインパスラインの接 統配線部が形成されていることを特徴とする薄膜 電界効果型トランジスタ業子アレイ。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、特にアクティブマトリックス型液晶 ディスブレイに用いる薄膜電界効果型トランジス タ案子アレイに関するものである。

(従来の技術)

携帯型コンピュータや壁掛けテレビ用のフラットパネルディスプレイとして液晶ディスプレイが注目されている。その中でもガラス基板上にアレイ化した罅膜電界効果型トランジスタを形成し、各週累のスイッチとして用いたアクティブマトリックス方式はフルカラー表示が可能であるとであたらテレビなどへの応用が期待され、各機関であり、その対策として情に受っている。との対策として情になっている。との対策として情になっている。との対策として情になる。

- 1 -

造及びブロセスの簡略化がある。薄膜電界効果型 トランジスタのゲート電極をソースドレイン電極 よりもガラス基板側に形成する逆スタガード方式 においては、従来の技術としては、 3枚のマスク: を用いた製造方法がある(例えば、特開 昭62 -286271).

第3図(a)ないし(g)は従来の方法を基本にした薄 膜電界効果型トランジスタ素子アレイを形成する 一工程図であり、(a)、(d)、(e)は上部から見た平面 図であり、(d)、(d)、(f)、(g)はそれぞれ各平面図の A-A'、B-B'、C-C'、D-D' の断面図である。 第3図において、1は透光性絶縁基板であるガラ ス基板であり、2a及び6aはそれぞれクロム (Cr) ゲート電極及びクロム画素電極である。ま た2 b 及び 6 b は透明導電膜から構成される透明 ゲート電極及び透明画素電極である。また7は窒 化シリコン (SiNx)、8は水素化アモルファスシ リコン (a-Si:H)、9は燐をドーブした n 型水素 化アモルファスシリコン(n+-a-Si:H) である。 さらに4はドレイン電優、5aはクロムドレイン

クロムドレインバスライン5 a 付近の積層膜を残 して、それ以外の部分のSiNx7、a-Si:H8、 n+-a-Si:H9 を除去する(第3図(d)、(d))。 そして、さらに第2の金属としてクロムを成膜し た後、第3のマスクを用いてフォトリソグラフィ 法により、第2のクロムのエッチングを行ない、 クロムドレインパスライン5a、ドレイン電磁4、 ソース電極14を形成し、さらにエッチングを進 めて透明画楽電優 6 b 上の第1のクロムからなる クロム画案電極 6 a を除去する。このとき同時に、 海膜トランジスタ10及びクロムドレインパスラ イン5 a との交差部以外の、透明ゲート電極 6 b 上の第1のクロムからなるクロムゲート電極も除 去される。そして、同一のレジストパターンを使 用して n+-a-Si:H 9 をエッチングすることに より、ドレイン電極 4 とソース電板 1 4 間の n 型 アモルファスシリコンを除去し、薄膜電界効果型 トランジスタ10のチャネル部を形成する(第3 凶(e)、(f))。この場合には、ゲートパスライン3 は薄膜トランジスタ10及びドレインパスライン

<u>パスラ1ン</u> であり、同一の工程で形成され一体化されている。 薄膜電界効果型トランジスタ10(第3凶(e))の チャネル部をはさんでドレイン製価4の反対側に 配置されたソース電優14はクロム面楽電優6a を介して透明画素電極 6 b に接続されている。

ゲート電極及びドレイン電極としてクロム、ゲ ート絶縁膜としてSiNx、半導体膜としてa-Si :H、 n型半導体膜として燐をドープした n⁺-a -Si:H、透明導 電膜としてインジウム、鰯の酸 化物 (Indium Tin Oxide:ITO)を使用し て、従来の薄膜電界効果型トランジスタアレイを 作製する工程を第3図を用いて説明する。ます、 ガラス基板1上にITO及び第1の金属としてク ロムを積層し、第1のマスクパターンを用いてフ ォトリングラフィ法によりクロムゲート電板2a、 クロム画紫電優 6 a 、透明ゲート電極 2 b 及び透 明画素電極 6 b を形成する (第3図(a)、(b))。次に SiNx7、a-Si:H8、n+-a-Si:H9 を順次機 層し、第2のマスクを用いてフォトリソグラフィ 法により、薄膜 電界効果型トランジスタ1 0 及び

- 4 -

5 との交差部では第1のクロムとITOの積層構 造であるが、それ以外の部分ではITOのみから 構成される(第3図(g))。

通常、逆スタガード型罅膜トランジスタアレイ を作製するためには5~7枚のマスクバターンが 必要とされるが、前述の方法によれば、マスク数 3枚で海腹電界効果型トランジスタアレイを形成 できる。

(発明が解決しようとする課題)

さて、ディスプレイの表示サイズの大型化化と もない配線長が増大し、高精細化にともない配線 幅は滅少する。したがって、配線抵抗が増加する ので、ゲートバスライン及びドレインバスライン に印加された電圧は、配線容量との作用で伝搬程 延を生ずる。この伝搬遅延によって、各海膜トラ ンジスタへの電圧の印加が不十分となるので、信 号電圧の各画業へ掛き込みが不十分となり、表示 品質の低下をもたらす。特に、ゲートパスライン の場合、ディスプレイにおいて模方向に配置され るので配線長が長く、配線抵抗が高い。さら化ド

レインパスラインとの交差部における容量や薄膜 トランジスタのチャネル容量など、配韻容量が大 きいので、伝搬遅延の影響がドレインパスライン よりも大きい。そして、第3図(4の平面図からわ かるように、ゲートパスラインの一部は金属と比 較して比抵抗が数十倍から数百倍高い透明導電膜 から形成されているので、配線抵抗は高く、影響 はさらに大きい。また、第3図(e)の薄膜電界効果 型トランジスタ10付近には a-Si:H 8 層が存 在するために薄膜電界効果型トランジスタ10の チャネル長及びチャネル幅の規定が困難であった。 本発明は、マスクパターンを3枚より増加させ ることなく、ゲートバスラインを金属から形成し、 さらに成膜プロセスを減少させることが可能を薄 膜電果効果型トランジスタ素子アレイを提供する ととを目的としている。

(課題を解決するための手段)

本発明は、透光性絶縁基板上にゲートパスラインとドレインパスラインとがマトリックス状に形成され、前記ゲートパスラインと前記ドレインパ

- 7 -

第2の金属の計6回の成膜が必要であったが、本 発明の構造によれば、第2の金属の成膜は必要な いので、ブロセスが簡略化できる。

(実施例)

第1図(a)ないし(g)は、本発明による構造を持つ **専膜電界効果型トランジスタ案子アレイの製造方** 法の一実施例を示す工程図であり、(a)、(c)、(e)は 上部から見た平面図であり、(b)、(d)、(f)、(g)はそ れぞれ各平面図のA-A'、B-B'、C-C'、D-D' の断面図である。第1図において、1は透光性絶 緑基板であるガラス基板であり、2a及び3aは 金属としてクロムを使用したクロムゲート電極及 びクロムゲートパスラインである。そして5aは 同じくクロムから形成したクロムドレインパスラ インで島状に形成されている。また7は墾化シリ コン (SiNx)、8は水素化アモルファスシリコン (a-Si:H)、 gは燐をドープしたπ型水素化ア モルファスシリコン (n+-a-Si:H)である。そ して、5 b、6 bはそれぞれITOから形成され た、透明ドレインパスライン、透明画素電極であ

スラインとの各交差部付近に薄膜電界効果型トランジスタが形成され、各々の前記薄膜電界効果型トランジスタには陶業電優が接続された薄膜電界効果型トランジスタ累子アレイにおいて、ゲート電色、前配ゲートバスライン、前配ドレインバスラインは同一の金属膜で形成され、前配金属膜により形成された前配ドレインバスラインは前配が上上が、カートバスラインとの各交差部付近で分離されて島大化され、透明導電凝により、前配面緊電優、が配薄膜電界効果型トランジスタのドレインバスラインの接続配線部が形成されていることを特徴としている。

(作用)

本発明の薄膜電界効果型トランジスタ案子アレイによれば、配線抵抗の影響が大きいゲートパスラインの全部分を金属から構成できる。また、トランジスタのチャネル長及びチャネル幅の規定が確実である。さらに、従来は、透明導電膜、第1の金属、ゲート絶縁膜、半導体膜、ロ型半導体膜、

— s —

る。さらに、4及び14はそれぞれ、ドレイン電 極、ソース電極である。

第1図を用いて本発明の構造を持つ薄膜電界効 果型トランジスタ素子アレイの製造方法を説明す る。まず、ガラス基板1上にスパッタ法により 1000Åのクロムを成膜し、第1のマスクパター ンを用いてフォトリソグラフィ法により、クロム ゲート電値2a、クロムドレインバスライン3a、 クロムドレインパスライン 5 a を形成する (第 1 図(a)、(b))。具体的には、第1のマスクパターン をフォトレジストで形成し、ウエットエッチング 法によりフォトレジストに覆われていない部分の クロムを除去する。とのクロムのエッチングは、 CCl. を用いたドライエッチング法でもよい。 そして、エッチング後、フォトレジストを剝離す るととにより第1のマスクパターンを用いたフォ トリングラフィが終了する。マスクバターンの特 徴としては、ドレインパスラインがゲートバスラ インとの交差部付近において、分離されて鳥状化 されていることである。次に、ブラズマCVD

(Chemical Vapor Deposition) 法化 1 b, SiNx 7, a-Si:H 8, n+-a-Si:H 9 を順次成膜、横層する。なお、SiNx7、a-Si :H 膜 8、 n⁺-a-Si:H 9の膜厚はそれぞれ、 3000Å、2000Å、500Åである。その後、 第2のマスクパダーンを用いてフォトリングラフ ィ法により、クロムゲート電概2a及びクロムゲ ートバスライン3 a 上に SiNx 7、a-Si:H 8、 n+-a-Si:H 9の島を形成する (第1図(c)、(d))。 具体的には、フォトレジストで第2のマスクバタ ーンの形状を形成する。そして、CF₄ガスを用い たドライエッチング法によりレジストに優われて いない部分のSiNx7、a-Si:H8、π+-a-Si :H 9を除去し、さらにフォトレジストを剝離す る。その次に、スパッタ法によりITOを 500Å 成膜した後に第3のマスクパターンを用いてフォ トリソグラフィ法により透明画素電極6b、ドレ イン電極4、ソース電極14及び島状化されたド レインパスラインをそれぞれ接続するための透明 ドレインパスライン 5 b を形成する。具体的には、

- 1 1 -

プレイの縦方向に配置されるのでゲートバスラインより長さが短いこと、薄膜電界効果型トランジスタの容量についてはドレイン電極側のみ考慮すればよいことから、配線抵抗、配線容量による信号の伝搬遅延は短い(参考、昭和62年電子情報通信学会秋期大会半導体・材料部門予職集185ページ)。したがって、信号電圧の書き込み不足による表示品質の低下をもたらすことのない、より大きなディスプレイが実現できる。

また、従来は、透明導電膜、第1の金属、ゲート絶縁膜、半導体膜、n型半導体膜、第2の金属の計6回の成膜が必要であったが、本発明の構造を持つ薄膜電界効果型トランジスタアレイの作製には、クロム膜、SiNx膜、a-Si:H、n⁺⁻a-Si:H 膜、ITO膜と5回しか成膜を行なわないので、製造プロセスの短縮が可能となる。

本実施例においては、透明導電膜としてITOを用いたが、 In_2O_s や SnO_s も使用できる。また、ゲート絶縁膜として、 SiN_x のかわりに SiO_2 を用いてもよい。さらに、ゲートバスライ

フォトレジストで第3のマスクパターンの形状を形成し、ウエットエッチング法によりレジストのない部分のITOを除去する。そして、同一のレジストパターンを使用してn⁺-a-Si:H 9をエッチングすることにより、ドレイン電値4とソース電極14間のn⁺-a-Si:H を除去し、薄膜電界効果型トランジスタ10のチャネル部を形成する(第1図(e)、(f)、(g))。 遠後にフォトレジストを除去することにより、薄膜電界効果型トランジスタ素子アレイが完成する。

以上の製造方法に述べたように、本実施例による薄膜電界効果型トランジスタアレイは、第1図(かの平面図及び(g)の断面図に示すように、ゲートパスライン3は全部分をクロムから形成できる。クロムの抵抗はITOの1/20程度であるので、従来の一部ITOから構成されていたゲートパスラインと比較して、1桁程度低い配線抵抗のゲートパスラインが突現できた。なお、本実施例の場合にはドレインパスラインが一部ITOから構成されるが、ドレインパスラインにおいてはディス

-12-

ンのクロムのかわりに、ダンタル、アルミニウム、 モリブデン等の他の金属を用いることも可能であ る。

本発明による他の薄膜電界効果型トランジスタ 案子アレイの平面図を第2図に示す。 との場合に は、ITOをクロムゲートバスライン3a上にも 配置するととにより、ゲートバスラインの2重配 線を行ない、断線を防止している。 また、ドレイ ンパスラインにおいても、ITOから形成された 透明ドレインパスライン5 b 延長してドレイン 電 様 4 に接続し、 さらに隣の透明パスラインとも接 続するととにより、ドレインパスラインの低抵抗 化と、 2 重配線による断線防止策が施している。 との他は前述の実施例と同じである。

(発明の効果)

以上述べてきたように、本発明の薄膜電界効果型トランジスタアレイによれば、ゲートパスラインの低抵抗化が可能となり、信号パルスの伝搬運延を原因とした信号電圧の書き込み不足による設示品質の低下をもたらすことのない、より大きな

ディスプレイが実現できる。さらに、本発明の薄 膜電界効果型トランジスタの製造に祭しては、従 来と比較して成膜工程が1回感少し、ディスプレ イの製造コスト、歩留まりの点から有利であるの で、実用上有効である。

4. 図面の簡単な説明

第1図(a)ないし(g)は、本発明による薄膜電界効果型トランジスタ素子アレイの一実施例の製造工程を説明する平面図及び断面図、第2図は他の実施例の平面図、第3図(a)ないし(g)は、従来の薄膜電界効果型トランジスタ素子アレイの製造工程を説明する平面図及び断面図である。

図において


1 ……ガラス基板、2 a ……クロムゲート電板、2 b ……透明ゲート電板、3 a ……クロムゲートパスライン、4 ……ドレイン電極、5 a ……クロムドレインバスライン、5 b ……透明ドレインバスライン、6 a ……クロム画素電極、6 b ……透明画素電極、7 ……SiN_X、8 …… a - Si:H、


-15-

9 …… n+a-Si:H、 1 0 ……薄膜電界効果型トランジスタ、 1 4 ……ソース電板。


代理人 弁理士 内 原 背


- 16-







第 1 図









第 3 図

